Từng là một giải pháp chuyên biệt nhằm tối đa hóa hiệu suất sản xuất chip silicon, kiến trúc chiplet đã nhanh chóng trở thành chiến lược được cả ngành công nghiệp ưu tiên để mang lại nhiều nhân xử lý hơn với chi phí thấp hơn. AMD là hãng tiên phong phổ biến phương pháp này với dòng CPU Ryzen và EPYC, Intel đã miễn cưỡng đi theo, và giờ đây ngay cả NVIDIA cùng Qualcomm cũng đang bắt đầu áp dụng. Tuy nhiên, dù chiplet mang lại những lợi ích không thể phủ nhận như khả năng phân loại chip tốt hơn (binning), giảm chi phí sản xuất trên mỗi wafer, và thiết kế linh hoạt hơn, chúng cũng giới thiệu những “đánh đổi” mà các nhà sản xuất thường không muốn bạn quá chú ý.
So sánh CPU Intel Core i9-14900K và AMD Ryzen 9 đại diện cho kiến trúc nguyên khối và chiplet
Chuyển Mình Từ Thiết Kế Nguyên Khối Sang Chiplet
Trong thiết kế vi xử lý hiện đại, giấc mơ về một khối chip nguyên khối duy nhất với độ trễ thấp, băng thông cao và không có chi phí kết nối phức tạp vẫn chỉ là một phần của giấc mơ. Việc chuyển sang kiến trúc chiplet tăng thêm sự phức tạp. Mỗi chiplet bổ sung đồng nghĩa với một tập hợp các kết nối liên chiplet mới. Mặc dù các nhà cung cấp luôn ca ngợi liên kết die-to-die (giữa các khối chip) siêu tốc của họ, nhưng thực tế là độ trễ tăng lên, các giới hạn về băng thông xuất hiện và phần mềm cũng cần được điều chỉnh phù hợp. Ví dụ, công nghệ Infinity Fabric của AMD đã trưởng thành đáng kể kể từ Zen 2, nhưng nó vẫn tạo ra những “hình phạt” nhất định so với một thiết kế nguyên khối truyền thống.
Rẻ Hơn Trong Sản Xuất, Nhưng Đi Kèm Độ Trễ Cao Hơn
Độ trễ trong bối cảnh vi xử lý và hiệu suất có nghĩa là thời gian cần thiết để thông tin di chuyển từ điểm A đến điểm B. Thời gian di chuyển thông tin càng lâu, độ trễ càng lớn, dẫn đến sự chậm trễ trong việc thông tin đến đích. Với các thiết kế vi xử lý nguyên khối, nơi tất cả các thành phần chính của chip nằm trong một gói duy nhất, thông tin có ít quãng đường để di chuyển hơn, điều này về lý thuyết có nghĩa là thông tin đến đích nhanh hơn.
Trong trường hợp các bộ vi xử lý dựa trên thiết kế chiplet, các liên kết nội bộ (interconnect) như Infinity Fabric của AMD, giống như một đường cao tốc trực tiếp giữa điểm A và điểm B. Vấn đề của việc thêm một “đường cao tốc” là nó tạo ra khoảng cách giữa A và B, và khoảng cách càng lớn, thông tin càng phải di chuyển xa hơn, có nghĩa là độ trễ vốn dĩ sẽ cao hơn.
Quy trình lắp ráp và kiểm tra các chip Intel Core Ultra Meteor Lake theo kiến trúc chiplet
Vậy tại sao độ trễ thấp lại quan trọng trong trường hợp này? Độ trễ cao hơn có thể dẫn đến thời gian phản hồi chậm hơn trong các ứng dụng, hiệu suất chơi game thấp hơn, giảm khung hình quan trọng và giảm hiệu quả trong các tác vụ đòi hỏi truy cập dữ liệu nhanh chóng và chính xác. Độ trễ cao hơn đồng nghĩa với hiệu suất thấp hơn, và trong một thế giới mà sức mạnh xử lý là quan trọng, việc giảm độ trễ là một yếu tố then chốt khi xem xét hiệu năng tính toán thô và hiệu quả tổng thể.
Tác động của những độ trễ liên kết này được cảm nhận rõ nhất ở các tác vụ có nhiều giao tiếp giữa các chiplet, chẳng hạn như tính toán tài chính độ trễ thấp hoặc một số ứng dụng giao dịch tần suất cao, nơi từng nano giây đều có giá trị. Công nghệ Foveros stacking của Intel nhằm mục đích giảm thiểu những đánh đổi này bằng các kết nối TSV (through-silicon via) trực tiếp giữa các die. Tuy nhiên, nó cũng có những thách thức kỹ thuật riêng, chẳng hạn như tăng mật độ nhiệt và độ phức tạp trong sản xuất, làm giảm năng suất.
Ngoài ra còn có vấn đề về hiệu quả năng lượng. Một thiết kế nguyên khối tận hưởng giao tiếp trực tiếp giữa các nhân, trong khi kiến trúc chiplet phụ thuộc vào các bộ trung gian (interposer), cầu nối (bridge) hoặc đóng gói tiên tiến để giữ các mảnh giao tiếp với nhau. Điều này tạo ra chi phí bổ sung, cả về điện năng và diện tích die. Những sự không hiệu quả này khó có thể biện minh cho các môi trường giới hạn về điện năng như laptop, nơi mỗi milliwatt đều quý giá. Không phải ngẫu nhiên mà Intel vẫn giữ các die nguyên khối cho các bộ phận di động hiệu suất cao nhất của mình, trong khi áp dụng chiplet cho máy tính để bàn và máy chủ.
Kiến trúc vi xử lý Samsung Exynos 992, minh họa các thành phần chip trên một đế nền
Việc tăng nhẹ mức tiêu thụ điện năng do các liên kết nội bộ bổ sung cũng có nghĩa là hiệu quả tỷ lệ công suất kém hơn ở mức sử dụng thấp hơn. Điều này có nghĩa là thiết kế chiplet ít phù hợp hơn cho các tác vụ không sử dụng hết tất cả các nhân có sẵn, và điều này có một số tác động nhỏ đến các trường hợp sử dụng như phát lại đa phương tiện, duyệt web hoặc các tác vụ năng suất nhẹ, nơi đánh đổi về hiệu quả năng lượng có thể quan trọng ngang với hiệu suất cao nhất.
Hiệu suất chơi game cũng là một trong những điểm yếu của chiplet. Mặc dù các bộ vi xử lý Ryzen 3D V-Cache của AMD, như Ryzen 9 9950X3D mới nhất, đã chứng minh cách chiplet có thể được tối ưu hóa cho các tác vụ cụ thể, nhưng chi phí giao tiếp giữa các chiplet vẫn dẫn đến thời gian khung hình biến đổi và độ nhạy trễ trong các ứng dụng. Ví dụ, dòng Ryzen 7000 đã cải thiện những vấn đề này, nhưng vấn đề cốt lõi vẫn còn. Đó là lý do tại sao một số trò chơi vẫn ưa chuộng kiến trúc Raptor Lake nguyên khối của Intel hơn các triển khai Zen 4 và Zen 5 dựa trên CCD của AMD. Tuy nhiên, AMD đã thu hẹp một số khoảng cách hiệu suất trong hầu hết các tác vụ.
Vấn đề không chỉ là độ trễ thô, vị trí cache hay cách truy cập bộ nhớ. Khi một luồng game chạy trên một CCD nhưng cần dữ liệu trong L3 cache trên một CCD khác, nó phải đi qua Infinity Fabric, điều này tạo ra một độ trễ có thể đo được. Các nhà phát triển game đã phải viết mã để giải quyết những vấn đề này, nhưng không phải tất cả các trò chơi đều hưởng lợi từ các tối ưu hóa đó. Đó là lý do tại sao, bất chấp những tiến bộ của AMD, một số trò chơi vẫn ưa chuộng các triển khai nguyên khối tích hợp cao của Intel.
Mặt dưới CPU AMD Ryzen 9 9950X với các chân tiếp xúc, minh họa một bộ vi xử lý kiến trúc chiplet
Thiết Kế Chiplet Phức Tạp Hơn, Nhưng Giảm Chi Phí Sản Xuất Tổng Thể
Thiết kế chiplet cũng tạo ra những thách thức về hậu cần sản xuất và xác minh. Mỗi chiplet phải được kiểm tra riêng lẻ trước khi được đóng gói thành một gói sản phẩm hoàn chỉnh, điều này bổ sung thêm các bước vào quy trình sản xuất.
Điều này làm cho việc gỡ lỗi và kiểm soát chất lượng trở nên khó khăn hơn, vì một lỗi nhỏ trong một chiplet có thể làm hỏng toàn bộ gói đa die. Vấn đề nhiệt độ cũng đáng lo ngại khi các chiplet được trải ra trên một đế nền (substrate) thay vì trên một die silicon duy nhất. Sự tản nhiệt phải được kiểm soát cẩn thận để ngăn chặn các điểm nóng, và nhu cầu về cung cấp điện năng bổ sung cùng định tuyến tín hiệu tạo thêm những giới hạn cho thiết kế bo mạch chủ và hệ thống làm mát.
Hai CPU AMD Ryzen 9 9950X3D và Intel Core Ultra 9 285K đặt cạnh nhau, đại diện cho các thiết kế chiplet hiện đại
Tất cả những điều này không có nghĩa là kiến trúc chiplet là một điều tồi tệ. Chúng là cần thiết trong một thế giới mà Định luật Moore đang dần chững lại, và kinh tế sản xuất wafer đòi hỏi phải tối đa hóa năng suất bằng mọi giá. Ngành công nghiệp đã vượt xa việc chỉ đóng gói thêm bóng bán dẫn vào một die duy nhất để chia nhỏ các thiết kế và ghép nối chúng lại bằng các liên kết tốc độ cao. Tuy nhiên, lần tới khi một công ty chip nói rằng họ đã “giải quyết” vấn đề độ trễ liên kết, hãy nhớ rằng các định luật vật lý không làm PR. Ngành công nghiệp đã phần nào hy sinh một số hiệu suất để đổi lấy chi phí sản xuất thấp hơn, và thỏa thuận đó sẽ không biến mất sớm đâu.
Kiến Trúc Chiplet Đang Cải Thiện, Nhưng Chưa Hoàn Hảo
Hướng Đến Tương Lai Của Công Nghệ Chip
Các bộ vi xử lý AMD Ryzen dòng 6000, ví dụ về chip kiến trúc chiplet đang được cải tiến liên tục
Việc các nhà sản xuất chip lựa chọn thiết kế dựa trên chiplet hiện là tiêu chuẩn của ngành, nhưng chúng vẫn mang lại những nhược điểm cố hữu. Trong khi các nhà sản xuất tiếp tục tinh chỉnh các liên kết nội bộ, hay còn gọi là “những con đường” kết nối các chiplet để giảm độ trễ tổng thể và những sự không hiệu quả liên quan trong thiết kế, thì những đánh đổi cơ bản về sự phân mảnh, chi phí điện năng bổ sung và độ phức tạp phần mềm không phải là điều sẽ biến mất chỉ sau một đêm. Tương lai của các bộ vi xử lý dựa trên chiplet phụ thuộc vào việc giải quyết những thách thức này. Tuy nhiên, chừng nào việc tiết kiệm chi phí vẫn thúc đẩy các lựa chọn thiết kế, giấc mơ về một giải pháp nguyên khối thực sự liền mạch sẽ không thể thúc đẩy giới hạn theo cách mà bạn nghĩ.
Hãy hình dung các liên kết nội bộ như những “ống dẫn” trong một hệ thống đường ống cần được tối ưu hóa; việc đóng gói nhiều nhân hơn là tốt cho hiệu suất, nhưng các yếu tố như độ trễ, hiệu quả năng lượng và chi phí đều là những yếu tố cần cân nhắc. Các liên kết nội bộ đang được cải thiện, nhưng để giải quyết triệt để các vấn đề cố hữu, những “con đường” này cần được tinh chỉnh hơn nữa. Trách nhiệm thuộc về các đội ngũ kỹ thuật thiết kế để khắc phục những sự không hiệu quả này, nhằm thúc đẩy các thiết kế dựa trên chiplet đạt được hiệu quả như nguyên khối, để những lợi ích mà các nhà sản xuất đang theo đuổi như chi phí thấp hơn và năng suất cao hơn được chia sẻ dưới hình thức hiệu suất tốt hơn cho người tiêu dùng.
Hãy tiếp tục theo dõi caphecongnghe.com để cập nhật những phân tích sâu sắc và thông tin mới nhất về công nghệ chiplet cũng như các xu hướng công nghệ hàng đầu khác!